吉田 浩章


日本語 | English
特任助教
東京大学 大規模集積システム設計教育研究センター 藤田研究室

連絡先

住所: 〒113-0032 東京都文京区弥生2-11-16 東京大学 武田先端知ビル 406号室
電話番号: 03-5841-6764 (内線 2-6764)
Fax: 03-5841-6764
E-mail: hiroaki@cad.t.u-tokyo.ac.jp
URL: http://www.cad.t.u-tokyo.ac.jp/~hiroaki/index-j.html

略歴

A picture of me
2000年 (平成12年) 3月 東京大学 工学部 電子工学科 卒業
2002年 (平成14年) 3月 東京大学 工学系研究科 電子工学専攻 修士課程 修了
2002年 (平成14年) 4月 Zenasis Technologies社 (米国サンノゼ) シニアソフトウェアエンジニア
2007年 (平成19年) 3月 東京大学 工学系研究科 電子工学専攻 博士 (工学)
2007年 (平成19年) 4月 東京大学 大規模集積システム設計教育研究センター 産学官連携研究員
2008年 (平成20年) 4月 東京大学 大規模集積システム設計教育研究センター 特任助教

学会活動

運営委員

プログラム委員

座長等

研究分野と主要論文

柔軟性と効率性を両立するハードウェアの設計技術

トランジスタレベル最適化による論理回路の高性能化技術

論理回路の厳密最小化技術


全発表文献・特許・受賞リスト

招待講演・著書・特許等

招待講演

著書

特許

  • Method, system and apparatus of IC design optimization via creation of design-specific cell from post-layout patterns.
    P. Majumder, B. Kumthekar, N. R. Shah, J. Mowchenko, P. A. Chavda, Y. Kojima, H. Yoshida, and V. Boppana, U.S. Patent No. 7,941,776, May 2011.
  • Accelerator and data processing method.
    H. Yoshida and M. Fujita, U.S. Patent Application 61/446208.
  • アクセラレータ及びデータ処理方法.
    吉田 浩章, 藤田 昌宏, 特願2010-193136, 2010年8月31日.
  • Circuit verification device, circuit verification system and LSI with circuit verification function.
    H. Yoshida, M. Fujita, and S. Morishita, U.S. Patent Application 61/152349.
  • 回路検証装置、回路検証システム及び回路検証機能付LSI.
    吉田 浩章, 藤田 昌宏, 森下 賢志, 特開2009-294738, 2009年12月17日.
  • System and method for automated accurate pre-layout estimation of standard cell characteristics.
    H. Yoshida and V. Boppana, U.S. Patent Application 20050229142.